炬力集成 2021 工程師面試題

一道二級管的題，求某段電壓

第2題：

用二極管和上拉組成電路，求實(shí)現的邏輯

第3題：

adc，已知采樣頻率和采樣時(shí)間，求采樣字節數

第4題：

降低nmos的開(kāi)啟電壓vt的方法，哪種無(wú)效??

??a. 減少襯底的p型摻雜濃度

??b. 減少氧化層厚度

??c. 增加源漏極的n型摻雜濃度

??d. 減少溝道長(cháng)度

c

第5題：

io pad 的設計，一般不�？紤]的因素?

??a. esd特性

??b. 驅動(dòng)能力

??c. 施密特觸發(fā)器

??d. 襯偏效應

d

第6題：

邏輯電路低功耗設計中，無(wú)效的方法?

??a. 采用慢速設計

??b. 減少信號翻轉

??c. 減少ic面積

??d. 采用較慢速的時(shí)鐘。

c

第7題：

寫(xiě)出序列探測器“11000”的rtl代碼。

module(data_in,reset,clk,find);

??input data_in,reset,clk;

??output data_out;

??parameter s0=0,s1=1,s2=2,s3=3,s4=4;

??reg? state;

??wire?next_state;

??assign find=0;

??always @(state)

??case(state)

??s0: begin

??find=0;

??if(data_in)

??next_state=s1;

??else

??next_state=s0;

??end

??s1: begin

??find=0;

??if(data_in)

??next_state=s2;

??else

??next_state=s0;

??end

??s2: begin

??find=0;

??if(!data_in)

??next_state=s3;

??else

??next_state=s0;

??end

??s3: begin

??find=0;

??if(!data_in)

??next_state=s4;

??else

??next_state=s0;

??end

??s4: begin

??if(!data_in)

??find=1;

??else

??find=0;

??next_state=s0;

??endcase

??always@(posedge clk or negedge reset)

??if(!reset)

??begin

??state

??endmodule

第8題：

(問(wèn)答)制造時(shí)，pmos尺寸何以比nmos大?

第9題：

(問(wèn)答)coms工藝中，n阱用來(lái)何用?電位怎樣?

第10題：

(問(wèn)答)畫(huà)出cmos版圖、剖面圖